Broadwell-arkkitehtuuri ja 14 nanometrin valmistusprosessi
Broadwell-arkkitehtuuri on osa Intelin Tick-Tock-strategiaa ja ensisijaisesti kyseessä on siirtyminen 22 nanometrin valmistusprosessista ja Haswell-arkkitehtuurista pienempään 14 nanometrin valmistusprosessiin. Intelin omien sanojen mukaan Broadwell-tarjoaa 5 % paremman IPC- eli Instructions Per Cycle -suorituskyvyn kuin Haswell.
14 nanometrin valmistusprosessissa käytetään toisen sukupolven 3D-transistoreita eli piikanavaa on korotettu siten, että hila on piikanavan kolmella sivulla. 3D-nimitys on peräisin kolmesta johtavasta pinnasta ja korotettua piikanavaa kutsutaan eväksi. 14 nanometrin prosessiin Intel on korottanut evän korkeutta 8 nanometriä ja kaventanut kahden transistorin evien välistä etäisyytta 18 nanometriä verrattuna 22 nm:n prosessiin.
Aikaisempiin valmistusprosesseihin verrattuna 14 nm:n prosessi tarjoaa Intelille normaalista poikkeavia etuja, kuten transistorin vaatima pinta-ala on pienempi ja transistorin hinta on edullisempi.
Myös transistorien kytkentänopeutta on saatu parannettua ja vuotovirtaa entistä alhaisemmaksi.
