Toshiba latoo 3D NAND -piirinsä jo 64 kerrokseen – kapasiteetti kasvaa ja kustannukset pienenevät
Toshiba esitteli eilen uudet kolmannen sukupolven BiCS (Bit Cost Scalable) TLC NAND -muistipiirinsä, jotka valmistetaan latomalla ne entistä useampaan kerrokseen. Yritys tulee valmistamaan uudet 64-kerroksiset BiCS NAND -piirinsä Fab 2 -tuotantolaitoksessaan Japanin Yokkaichissa. Massatuotannon kerrotaan alkavan ensi vuoden ensimmäisellä puoliskolla. Uuteen valmistustekniikkaan pohjautuvia muistipiirejä tullaan käyttämään yritys- ja kuluttajaluokan SSD-asemissa, muistikorteissa sekä mobiililaitteissa.
Uusien piirien kapasiteetti pysyy samana 256 gigabitissä (32 Gt) kuin vuosi sitten julkaistussa edeltäjäversiossa, mutta kasvattamalla kerroksia 48:sta 64:ään piirien tiheyttä on saatu kasvatettua 40 %. Lisäksi uuden 64-kerroksisen rakenteen eduiksi kerrotaan edullisemmat valmistuskustannukset sekä suuremmat piirien saantimäärät piikiekkoa kohden. Tulevaisuudessa Toshiba aikoo valmistaa samaa tekniikkaa käyttäen 512 gigabitin piirejä (64 Gt).
