TSMC sanoo 2 nanometrin piirien tulevan tuotantoon vuonna 2025 – 3 nanometriä on jo lähellä
Ensimmäisen vuosineljänneksen tuloskyselyssään TSMC kertoi seuraavan sukupolven valmistusprosessien aikatauluista. Piirivalmistuksen jättiläinen suunnittelee ottavansa ensimmäiset 3 nanometrin valmistusprosessinsa tuotantoon myöhemmin tänä vuonna, ja 2 nanometrin tuotanto on luvatusti valmis käyttöönottoon vuoden 2025 loppuun mennessä.
N2:n on raportoitu olevan ensimmäinen TSMC-prosessi, joka käyttää GAA-transistoreja (gate all-around) FinFET-transistoreiden sijaan. Piirejä TSMC:n tapaan valmistava Samsung on jo alkanut käyttää omaa GAA-versiotaan ja Intelin on määrä ottaa GAA käyttöön vuonna 2024.
Tämän vuoden toisella puoliskolla TSMC ottaa N3-valmistuprosessin käyttöön. Vuotta myöhemmin, tai mahdollisesti jo aikaisemmin, TSMC on valmis ottamaan käyttöön vielä kehittyneemmän N3E-valmistusprosessin, joka takaa N3-prosessia paremman suorituskyvyn ja enemmän toimivia piirejä.
TSMC ennustaa, että HPC (suurteholaskenta, high-performance computing) on sen nopeimmin kasvava segmentti tänä vuonna. Se tuotti 41 prosenttia heidän tuloistaan viimeisellä neljänneksellä, vain hieman enemmän kuin älypuhelinten piirit, jotka tuottivat 40 prosenttia. IoT ja autoteollisuus jäivät kolmanneksi ja neljänneksi tuoden 8 ja 5 prosenttia liikevaihdosta. TSMC:n kokonaisliikevaihto kasvoi 11,6 viime vuoden vastaavaan vuosineljännekseen verrattuna.
