IMFT uskoo 2D-NAND-flash-piirien skaalautuvan 10 nanometriin

Intelin ja Micronin yhteisyritys IM Flash Technologies eli IMFT on vastuussa suuresta määrästä NAND-flash-muistipiirejä, joita käytetään lukuisten eri valmistajien SSD-asemissa. IMFT:n toimitusjohtaja Keyvan Esfarjani on paljastanut EETimes-sivuston haastattelussa uskovansa 2D-rakenteen skaalautuvan 15 ja 10 nanometrin valmistusprosesseihin.

Intel julkaisi ensimmäiset 22 nanometrin valmistusprosessilliset piirit, jotka käyttävä 3D-rakennetta, viime vuoden alussa. Kyse ei ole kuitenkaan aivan samasta asiasta, johon Esfarjani viittaa 3D-NAND-flash-muistipiireillä. Kyseisissä ratkaisuissa piiri rakentuu useista kerroksista, jolloin pinta-alalta fyysisesti pieneen piiriin saadaan mahtumaan enemmän transistoreita. Toshiba aloittanee 16-kerroksisten 3D-NAND-flash-muistipiirien näyte-erien valmistuksen vielä tämän vuoden puolella ja massatuotannon vuonna 2015. Esfarjanin mukaan piirien tulisi rakentua 64, vähintään 32 kerroksesta, jotta ne olisivat kustannustehokkaita.

Nykyiset piirit tulevat hallitsemaan markkinoita vielä useamman vuoden ajan, mutta niiden ongelmana on pienempien valmistusprosessien myötä solujen kirjoitus- ja tyhjennyskestävyyden heikkeneminen. Toisaalta pienemmät valmistusprosessit edesauttavat SSD-asemien hintojen laskua.

EETimes, Intel outlines 3-D NAND transition