AMD:n julkaisema päivitys GCC-kääntäjään paljastaa Zen-arkkitehtuurin saloja

AMD on julkaissut päivityksen GCC- eli GNU Compiler Collection -kääntäjälle. Päivitys tuo mukanaan tuen yhtiön tulevalle Zen-arkkitehtuurille. Zen on AMD:n ensimmäinen puhtaalta pöydältä suunniteltu prosessoriarkkitehtuuri sitten Bulldozerin ja Bobcatin.

Päivityksen myötä saatiin julki myös ensimmäiset tiedot itse arkkitehtuuriin perustuvista prosessoriytimistä. Dresdenboy-nimimerkillä tunnettu Matthias Waldhauer on analysoinut päivityksessä kerrottuja tietoja ja luonut sen perusteella alustavan kuvauksen Zen-arkkitehtuurin ensimmäisestä versiosta. Osa tiedoista saattaa vielä muuttua ennen prosessorin julkaisua. Waldhauer arvioi prosessorin kellotaajuuden skaalautuvan noin 3,5 – 4 GHz:n tuntumaan 14 nanometrin valmistusprosessilla.

Zen-prosessoriytimessä on nykytietojen valossa neljä dekooderia, neljä kokonaislukuyksikköä, kaksi AGU:a ja neljä liukulukuyksikköä. Zenin liukuluyksiköistä kaksi osaa liukulukujen yhteen- ja kaksi liukulukujen kertolaskut. Yksiköt on paritettu siten, että yksi FADD- ja yksi FMUL-yksikkö toimivat yhdessä 256-bittisenä FMAC-liukuluyksikkönä. Yhdellä Zen-ytimellä on käytössään 32 kilotavun L1-datavälimuisti ja 512 kilotavun L2-välimuisti. Prosessori tukee lisäksi SMT:tä (Simultaneous Multi-threading) eli yksi prosessoriydin kykenee ajamaan kahta säiettä.

Verrokiksi Intelin prosessorit Sandy Bridgestä lähtien käyttävät vastaavaa laskuyksikkö-konfiguraatiota sillä erolla, että niissä on kaksi 256-bittistä liukulukuyksikköä neljän paritetun 128-bittisen sijasta. Yhdessä Bulldozer-ytimessä on neljä moduulin toisen ytimen kanssa jaettua dekooderia, kaksi kokonaislukuyksikköä, kaksi AGU:a ja toisen ytimen kanssa jaettuna kaksi 128-bittistä liukulukuyksikköä.

The New Citavia Blog, AMD’s Zen core (family 17h) to have ten pipelines per core