Stanfordin tutkijat: Hiilinanoputkilla lisänopeutta 3D-piireihin

Stanfordin yliopiston tutkijat onnistuivat valmistamaan ennätyksellisen tiheään pakattuja hiilinanoputkitransistoreita ja hyödynsivät niitä nelikerroksisen 3D-piirin valmistuksessa. Perinteisiin päällekkäin ladottuihin TSV-tekniikalla (Through-silicon Via) valmistettuihin piireihin verrattuna hiilinanoputket mahdollistavat aikaisempaa lyhemmät läpiviennit ja läpivientien lukumäärää voidaan kasvattaa nykyistä suuremmaksi. Yhdistettynä hiilinanoputkitransistoreihin (CNTFET) tämä mahdollistaa entistä nopeampien ja energiatehokkaampien integroitujen piirien valmistamisen. Hiilinanoputkien käytössä suorituskykyisten logiikkapiirien valmistuksessa on kuitenkin vielä paljon valmistusteknisiä ongelmia.

Stanfordin tutkijat onnistuivat nyt ratkaisemaan ainakin osan hiilinanoputkiin liittyvistä valmistusongelmista. Hiilinanoputkitransistorit kasvatettiin kvartsialustan päällä ja ne siirrettiin ohuen teippimäisen metallisen kalvon avulla piialustalle. Prosessi toistettiin yhteensä 13 kertaa ja lopputuloksena oli yksi tiheimmistä koskaan valmistetuista CNTFET-logiikkapiireistä.

Kahdesta logiikka- ja muistikerroksesta koostuvan prototyyppipiirin valmistuksessa käytettiin uutta matalan lämpötilan valmistusmenetelmää, joka mahdollisti RRAM-tekniikalla (Resistive Random-Access Memory) toteutetun muistikerroksen valmistamisen suoraan logiikkakerroksen päälle. Tutkijat uskovat, että erikoistuneiden piirituotantolaitosten avulla päästäisiin selvästi nykyistä tutkimuslaboratoriossa suoritettua valmistusta parempaan lopputulokseen.   

Phys.org, Researchers combine logic, memory to build a ’high-rise’ chip