TSMC varaa jo resursseja 3 nanometrin prosessiin
Taiwanilainen puolijohdevalmistaja TSMC on kertonut kehittävänsä jo aktiivisesti 5 nanometrin prosessia ja resursoinut 300-400 R&D-henkilöstöä kehittämään entistä pienempää 3 nanometrin prosessia. TSMC:n toimitusjohtaja tohtori Mark Liun (co-CEO) mukaan perinteinen Mooren laki kohtaa pullonkauloja 7 nanometrin viivanleveydellä, mutta uskoo, että kolmiulotteisilla ladotuilla transistoreilla ne saadaan kierrettyä ja vietyä tuotanto kohti yhden nanometrin viivanleveyttä.
TSMC valmistaa piirejä tällä hetkellä 16 nanometrin viivanleveydellä ja FinFET-transistoreilla. Isoimpia asiakkaita ovat muun muassa NVIDIA Pascal-arkkitehtuurin grafiikkapiireillään ja Apple A10 Fusion -järjestelmäpiirillään. TSMC:n kunnianhimoiset suunnitelmat ovat siirtyä seuraavaksi 10 nanometrin viivanleveyteen ja siitä eteenpäin tulevien vuosien aikana 7, 5, 3 ja 1 nanometriin. Intel valmistaa tällä hetkellä prosessoriinsa omalla 14 nanometrin ja AMD Polaris-grafiikkapiirinsä ja tulevat Zen-prosessorit Globalfoundriesin 14 nanometrin prosessilla.
